دانشکده مهندسی برق- صفحه شخصی سارنگ کاظمی نیا
رزومه

حذف تصاویر و رنگ‌ها

Curriculum Vitae

Sarang Kazeminia

Associate Professor at Urmia University of Technology

 
Personal Information
Born in: Tonekabon, Mazenderan (Iran) -۱۹۸۲

Email Addresses: s.kazeminiauut.ac.ir; sarang.kazeminiayahoo.com

Postal Address: Department of Electrical Engineering, Urmia University of Technology, Band Road, Urmia, Iran ۵۷۱۵۹.
 


Educational Background

• Ph.D. In Electrical Engineering (Electronics - IC Design), Urmia University, Urmia, Iran, Jan ۲۰۱۵.

• M.S. In Electrical Engineering (Electronics - IC Design), Urmia University, Urmia, Iran, Oct ۲۰۰۷.

• B.S. In Electrical Engineering (Electronics), Isfahan University of Technology, Isfahan, Iran, Oct ۲۰۰۴.


Affiliations and Positions
• Assistant Professor, Faculty of Electrical Engineering, Urmia University of Technology, April ۲۰۱۵-Now.
• Chief Executive Officer, SAPSU Co. (Knowledge-Based), West-Azerbaijan Science and Technology Park. 
• Founder and Technical Director, NASH Co. (Knowledge-Based), West-Azerbaijan Science and Technology Park.

ISI Journal Papers
 

[۱۶] Hojjat Aminnejhad, Sarang Kazeminia, and Mortaza Aliasghary, Robust sliding-mode control for maximum power point tracking of photovoltaic power systems with quantized input signal,Optik۲۰۲۱, Volume ۲۴۷, December ۲۰۲۱, ۱۶۷۹۸۳.

[۱۵] Sarang Kazeminia, Arefeh Soltani, A low-jitter leakage-free digitally calibrated phase locked loop, Computers & Electrical EngineeringVolume ۸۸, ۲۰۲۰, ۱۰۶۸۶۵.

[۱۴] Sarang Kazeminia, Frequency-range enhanced delay locked loop based on varactor-loaded and current-controlled delay elements, AEU - International Journal of Electronics and CommunicationsVolume ۱۲۷, ۲۰۲۰, ۱۵۳۴۷۷.

[۱۳]  S Mahdavi, S Kazeminia and Khayrollah Hadidi, "A ۱۷ MS/s SAR ADC with energy-efficient switching strategy",  Analog Integrated Circuits and Signal Proessing, DOI: ۱۰.۱۰۰۷/s۱۰۴۷۰-۰۲۰-۰۱۶۳۴-۹, Published Online: ۳۰ March ۲۰۲۰.

[۱۲] S Kazeminia, AL Shahsavar, "Dual-path linearization technique for bandwidth enhancement in SAH circuits",  AEU - International Journal of Electronics and CommunicationsVol. ۱۱۰, October ۲۰۱۹.

[۱۱] S Kazeminia, S Mahdavi, "Highly-matched sub-ADC cells for pipeline analogue-to-digital converters",  International Journal of Electronics (Taylor and Francis), Vol. ۱۰۶, Issue ۱۲, Pages: ۱۷۸۵-۱۸۱۳., December ۲۰۱۹.

[۱۰] Sarang Kazeminia, "A real-time pseudo-background gain calibration strategy for residue amplifiers of pipeline ADCs", Integration, The VLSI Journal, Elsevier, Vol.۶۵, ۵۱-۷۳, March ۲۰۱۹, DOI: ۱۰.۱۰۱۶/j.vlsi.۲۰۱۸.۱۱.۰۰۳.

[۹] Sarang Kazeminia, Khayrollah Hadidi, “A foreground-liked continuous-time offset cancellation strategy for open-loop inter-stage amplifiers in high-resolution ADCs”, Integration, The VLSI Journal, Elsevier,
Vol.۶۱, pp:۸۸-۱۰۰, March ۲۰۱۸, DOI:۱۰.۰.۳.۲۴۸/j.vlsi.۲۰۱۷.۱۱.۰۰۵.

[۸] Sarang Kazeminia, Roozbeh Abdollahi, Arash Hejazi, “A fast-locking low-jitter digitally-enhanced DLL dynamically controlled for loop-gain and stability”, Analog Integrated Circuits and Signal Processing, Springer, March ۲۰۱۸, Vol.۹۴, Issue.۳, pp. ۵۰۷-۵۱۷, DOI:
۱۰.۱۰۰۷/s۱۰۴۷۰-۰۱۸-۱۱۰۹-۵.

[۷] Sarang Kazeminia, Obalit Shino, Ehsan Haghigh, Khayrollah Hadidi, “Speed Enhancement and Kickback noise reduction in single-stage latched comparator improved for high-speed and low-noise analogue-to-digital converters”, International Journal of Electronics Letters, ۰۵ Oct ۲۰۱۵, DOI: ۱۰.۱۰۸۰/۲۱۶۸۱۷۲۴.۲۰۱۵.۱۰۹۲۵۹۲, ISSN: ۲۱۶۸-۱۷۲۴.

 

[۶] Sarang Kazeminia, Khayrollah Hadidi, Abdollah Khoei, "A Wide-Range Low-Jitter PLL Based on Fast-Response VCO and Simplified Straightforward Methodology of Loop Stabilization in Integer-N PLLs", Journal of Circuits Systems and Computers, ۱۸ May ۲۰۱۵, DOI: ۱۰.۱۱۴۲/S۰۲۱۸۱۲۶۶۱۵۵۰۱۰۴۲.
 

[۵] Sarang Kazeminia, Sobhan Sofi Mowloodi, Khayrollah Hadidi, “A ۸۰-MHz-to-۴۱۰-MHz ۱۶-Phases DLL Based on Improved Dead-Zone Open-Loop Phase Detector and Reduced-Gain Charge Pump”, Journal of Circuits System and Computers, September ۲۰۱۴; Vol.۲۴, No.۱. DOI: ۱۰.۱۱۴۲/S۰۲۱۸۱۲۶۶۱۵۵۰۰۰۱۲.
 

[۴] Sarang Kazeminia, Khayrollah Hadidi, Abdollah Khoei, “Reanalyzing the basic bandgap reference voltage circuit considering thermaldependence of bandgap energy”, ۲۰۱۴ Analog Integrated Circuits and Signal Processing, Springer, April ۲۰۱۴, Volume ۷۹, Issue ۱, pp: ۱۴۱-۱۴۷. (ISSN:۰۹۲۵-۱۰۳۰)
 

[۳] Sarang Kazemi Nia, Morteza Mousazadeh, Khayrollah Hadidi, Abdollah Khoei, “A ۵۰۰MS/s ۶۰۰µW ۳۰۰µm۲ Single-Stage Gain-Improved and Kickback Noise Rejected Comparator in ۰.۳۵µm ۳.۳v CMOS Process”, IEICE Transactions on Electronics, Volume E۹۴.C, Issue ۴, pp. ۶۳۵-۶۴۰۲۰۱۱), (ISSN:۰۹۱۶-۸۵۱۶), (DOI:۱۰.۱۵۸۷/transele.E۹۴.C.۶۳۵)
 

[۲] Sarang Kazemi Nia, Khayrollah Hadidi, Abdollah Khoei, “A Novel Open Loop Structure for Phase Shifting and Frequency Synthesizing”, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Volume E۹۱-A Issue ۲, February ۲۰۰۸, Pages ۴۹۱-۴۹۶,ISSN= ۰۹۱۶-۸۵۰۸) (DOI:۱۰.۱۰۹۳/ietfec/e۹۱-a.۲.۴۹۱)
 

[۱] Sarang Kazemi Nia, Abdollah Khoei, Khayrollah Hadidi, “High Speed High Precision Voltage-Mode MAX and MIN Circuits”, Journal of Circuits, Systems and Computers (JCSC), Japan, VOL ۱۶, NO.۲, (۲۰۰۷) ۲۳۳-۲۴۴, April, ۲۰۰۷  (ISSN= ۰۲۱۸-۱۲۶۶) (DOI: ۱۰.۱۱۴۲/S۰۲۱۸۱۲۶۶۰۷۰۰۳۶۴۲)


ISC Journal Papers

[۱] Sarang Kazemi Nia, Abdollah Khoei, Khayrollah Hadidi, “A Low-Jitter ۲۰-۱۱۰MHz DLL Based on a Simple PD and Common-Mode Voltage Level Corrected Differential Delay Elements”, Journal of Information Systems & Telecommunication, August ۲۰۱۴, Vol.۲, No.۳.
 

[۲] Ali Ansari, Reza Abdi Behnagh, Dong Lin, Sarang Kazeminia, "Modelling of Friction Stir Extrusion using Artificial Neural Network (ANN)", International Journal of Advanced Design and Manufacturing Technology, Article ۱, Volume ۱۱, Issue ۴, Autumn ۲۰۱۸, Page ۱-۱۲.

[۳] سارنگ کاظمی نیا، سینا مهدوی، "حذف آفست در مقایسه کننده تک طبقه با سرعت مقایسه ۸۰۰ میلیون نمونه برثانیه با روش تغییر آنالوگ ولتاژ بدنه ترانزیستورهای PMOS"، مجله مهندسی برق تبریز، دوره۴۹، شماره۲، سال ۱۳۹۸.
 

[۴] سارنگ کاظمی نیا، رضا عبدی بهنق، میلاد کلب خانی، "طراحی و ساخت دنبال کنندۀ خورشیدی دقیق دومحوره با توان مصرفی بسیار کم مبتنی بر آشکارسازهای جدید مکانیکی و الکترونیکی"، مجله مکانیک مدرس، دوره۱۸، شماره۷، سال۱۳۹۷.
 


IEEE International Conference Papers

[۲۳] Sarang Kazeminia, Maryam Ghafoorzadeh, Faeze Noruzpur, “An extendable global clock high-speed binary counter compatible to the FPGA CLBs”, ۲۴th International Conference on Mixed Design of Integrated Circuits and Systems, ۲۲-۲۴ June ۲۰۱۷, Bydgoszcz, Poland, ۱۰.۲۳۹۱۹/MIXDES.۲۰۱۷.۸۰۰۵۱۸۷.

[۲۲] Arefeh Soltani, Roozbeh Abdollahi and Sarang Kazeminia, "Programmable incrementing/decrementing binary accumulator for high-speed calibration loops", IEEE International Conference on Electronics, Circuits and Systems (ICECS), ۱۱-۱۴ December ۲۰۱۶, Monte Carlo, Monaco, France, DOI: ۱۰.۱۱۰۹/ICECS.۲۰۱۶.۷۸۴۱۲۸۲.

[۲۱] Sarang Kazeminia and Arefeh Soltani, "Single-stage offset-cancelled latched comparator scheduled by multi-level control on reset switch", IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), ۲۵-۲۸ October ۲۰۱۶, Jeju, South Korea. DOI: ۱۰.۱۱۰۹/APCCAS.۲۰۱۶.۷۸۰۳۹۰۱.

 

[۲۰] Sarang Kazeminia and Arefeh Soltani, "Digitally-assisted gain calibration strategy for open-loop residue amplifiers in pipeline ADCs", IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), ۲۵-۲۸ October ۲۰۱۶, Jeju, South Korea, DOI: ۱۰.۱۱۰۹/APCCAS.۲۰۱۶.۷۸۰۴۰۶۴.
 

[۱۹] Sarang Kazeminia and Sina Mahdavi, "A ۸۰۰MS/s, ۱۵۰µV input-referred offset single-stage latched comparator", MIXDES ۲۰۱۶, Lodz, Poland, June ۲۰۱۶, DOI: ۱۰.۱۱۰۹/MIXDES.۲۰۱۶.۷۵۲۹۷۱۴.
 

[۱۸] Sarang Kazeminia, Sina Mahdavi and Reza Gholamnejad, "Bulk controlled offset cancellation mechanism for single-stage latched comparator", ۲۳rd International Conference "Mixed Design of Integrated Circuits and Systems", MIXDES ۲۰۱۶, Lodz, Poland, June ۲۰۱۶, DOI: ۱۰.۱۱۰۹/MIXDES.۲۰۱۶.۷۵۲۹۷۲۶.
 

[۱۷] Sarang Kazeminia, Sina Mahdavi and Khayrollah Hadidi, "Digitally-assisted offset cancellation technique for open loop residue amplifiers in high-resolution and high-speed ADCs", ۲۳rd International Conference "Mixed Design of Integrated Circuits and Systems", MIXDES ۲۰۱۶, Lodz, Poland, June ۲۰۱۶, DOI: ۱۰.۱۱۰۹/MIXDES.۲۰۱۶.۷۵۲۹۷۳۱.
 

[۱۶] Sarang Kazeminia and Obalit Shino, "Dual-loop enhanced-gain fast-response CMFB for open-loop RAs in high-resolution ADCs", ۲۴th Iranian Conference on Electrical Engineering (ICEE ۲۰۱۶), May ۲۰۱۶, Shiraz, Iran, DOI: ۱۰.۱۱۰۹/IranianCEE.۲۰۱۶.۷۵۸۵۶۵۶.
 

[۱۵] Arash Hejazi, Sarang Kazeminia, Roozbeh Abdollahi, “A Digitally Assisted ۲۰MHz-۶۰۰MHz ۱۶-Phase DLL Enhanced with Dynamic Gain Control Loop”, ۲۲th European Conference on Circuit Theory and Design, ۲۴-۲۶ Aug ۲۰۱۵, Trondheim, Norway.  DOI:   ۱۰.۱۱۰۹/ECCTD.۲۰۱۵.۷۳۰۰۰۷۳.
 

[۱۴] Sarang Kazeminia, Sobhan Sofi Mowloodi, Khayrollah Hadidi, “Wide-Range ۱۶-Phases DLL Based on Improved Dead- Zone Phase Detector and Reduced Gain Charge Pump”, ۲۲nd Iranian Conference on Electrical Engineering, ICEE۲۰۱۴, Tehran, Iran, April۲۰۱۴, DOI: ۱۰.۱۱۰۹/IranianCEE.۲۰۱۴.۶۹۹۹۵۱۸.
 

[۱۳] Nahid Salehjoo, Sarang Kazeminia, Khayrollah Hadidi, “Producing Flat Supply Voltage Using A Temperature-Compensated BGR within LDO Regulator Loop”, ۲۲nd Iranian Conference on Electrical Engineering, ICEE۲۰۱۴, Tehran, Iran, April۲۰۱۴, DOI: ۱۰.۱۱۰۹/IranianCEE.۲۰۱۴.۶۹۹۹۵۲۱.
 

[۱۲] Sarang Kazeminia, Khayrollah Hadidi, Abdollah Khoei,  “A ۱۰-Bit ۵۰MS/s Pipeline ADC Based on Kickback-Rejected Comparators Improved or Small-Amplitude Inputs”, ۲۲nd Iranian Conference on Electrical Engineering, ICEE۲۰۱۴, Tehran, Iran, April۲۰۱۴, DOI: ۱۰.۱۱۰۹/IranianCEE.۲۰۱۴.۶۹۹۹۵۷۰.
 

[۱۱] Sarang Kazeminia, Khayrollah Hadidi, Abdollah Khoei,  “On the Stability of Integer-N Phase Locked Loops Based on a Straightforward Design Methodology”, ۲۲nd Iranian Conference on Electrical Engineering, ICEE۲۰۱۴, Tehran, Iran, April۲۰۱۴, DOI: ۱۰.۱۱۰۹/IranianCEE.۲۰۱۴.۶۹۹۹۵۲۰.
 

[۱۰] Sarang Kazeminia, Khayrollah Hadidi, Abdollah Khoei,  “A ۲۵۰MHz to ۴GHz Adaptive Bias Tuned PLL for Low-Jitter Applications Based on a fast Response VCO Oscillating Cells”, ۲۲nd Iranian Conference on Electrical Engineering, ICEE۲۰۱۴, Tehran, Iran, April۲۰۱۴, DOI: ۱۰.۱۱۰۹/IranianCEE.۲۰۱۴.۶۹۹۹۵۱۹.
 

[۹] Sarang Kazeminia, Obalit Shino, Ehsan Haghigh, Khayrollah Hadidi, Abdollah Khoei,  “Improved Single-Stage Kickback-Rejected Comparator for High Speed and Low Noise Flash ADCs”, ۲۱th European Conference on Circuit Theory and Design, ۱۰.۱۱۰۹/ECCTD.۲۰۱۳.۶۶۶۲۳۲۳, Dresden, Germany, ۸-۱۲ Sept. ۲۰۱۳, pp:۱-۴.
 

[۸] Sarang Kazeminia, Khayrollah Hadidi, Abdollah Khoei,  “A low jitter ۱۱۰MHz ۱۶-phase delay locked loop based on a simple and sensitive phase detector”, ۲۱st Iranian Conference on Electrical Engineering (ICEE), ۱۰.۱۱۰۹/IranianCEE.۲۰۱۳.۶۵۹۹۷۴۳, Mashhad, Iran, ۱۴-۱۶ May, ۲۰۱۳.
 

[۷] Sarang Kazeminia, Khayrollah Hadidi, Abdollah Khoei, Mohammad-Naghi Azarmanesh,“Effect of Bandgap Energy Temperature Dependence on Thermal Coefficient of Bandgap Reference Voltage”, ۲۰۱۱ ۲۰th European Conference on Circuits Theory and Design (ECCTD), ۹۷۸-۱-۴۵۷۷-۰۶۱۶-۵, Linköping, Sweden, ۲۹-۳۱ August, ۲۰۱۱.
 

[۶] Sarang Kazemi Nia, Roozbeh Abdollahi, Khayrollah Hadidi, Abdollah Khoei, “On Matching Properties of R-۲R Ladders in High Performance Digital-to-Analog Converters”, ۱۸th Iranian Conference on Electrical Engineering (ICEE۲۰۱۰), ۹۷۸-۱-۴۲۴۴-۶۷۶۰-۰, Isfahan, Iran, ۱۱-۱۳ May, ۲۰۱۰, pp, ۴۳۲-۴۳۶.
 

[۵] Sarang Kazemi Nia, Yashar Hesamiafshar, Khayrollah Hadidi, Abdollah Khoei, “An ۸-bit ۲.۵GS/s D/A converter in ۰.۳۵µ CMOS technology with improved pipeline structure”, ۱۸th Iranian Conference on Electrical Engineering (ICEE۲۰۱۰), ۹۷۸-۱-۴۲۴۴-۶۷۶۰-۰, Isfahan, Iran, ۱۱-۱۳ May, ۲۰۱۰,  pp, ۴۲۶-۴۳۱.
 

[۴] Sarang Kazeminia, Morteza Mousazadeh, Khayrollah Hadidi, Abdollah Khoei, “High-Speed Low-Power Single-Stage Latched-Comparator with Improved Gain and Kickback Noise Rejection”, ۲۰۱۰ Asia Pacific Conference on Circuits and Systems, ۹۷۸-۱-۴۲۴۴-۷۴۵۶-۴, Kuala Lumpur, Malaysia, ۶-۹ December, ۲۰۱۰
 

[۳] Mohammad Soleimani, Abdollah Khoei, Khayrollah Hadidi, Sarang Kazeminia, “Design of High-speed and High-precision Voltage-mode MAX-MIN Circuits with Low Area and Low Power Consumption”, European Conference on Circuit Theory and Design (ECCTD), ۹۷۸-۱-۴۲۴۴-۳۸۹۶-۹,Antalya, Turkey, ۲۳-۲۷ October, ۲۰۰۹,  pp, ۳۵۱-۳۵۴.
 

[۲] Sarang Kazemi Nia, Khayrollah Hadidi, Abdollah Khoei, “An Open Loop Phase Shifter and Frequency Synthesizer”, The ۱۴th IEEE nternational Conference on Electronics Circuits and Systems (ICECS) , ۹۷۸-۱-۴۲۴۴-۱۳۷۷-۵, Marrakech, December ۲۰۰۷, pp, ۶۵۳-۶۵۶.
 

[۱] Sarang Kazemi Nia, Abdollah Khoei, Khayrollah Hadidi, “High Speed High Precision Voltage-Mode MAX and MIN Circuits”, The ۱۳th IEEE International Conference on Electronics Circuits and Systems (ICECS), ۱-۴۲۴۴-۰۳۹۵-۲, Nice Acropolis, Nice, France, December ۱۰-۱۳, ۲۰۰۶, pp, ۲۷۲-۲۷۵.
 


Peer-Reviewed Conference Papers

[۲] Sarang Kazemi Nia, Ghaznavi-Ghoushchi, “Extracting IP-Cores of a Digital Design for New Top-Down Binding and Reuse of HDL Modules”, ۱۵th Conference on Electrical Engineering, Tehran, Iran, ۲۰۰۷.
 

[۱] Rasoul Amirfattahi, Sarang Kazeminia, Majid Mahmoudvand, "Automatic Detection of the Matched Gear in Tortion Bar of Peugeot ۲۰۶", ۴th Conference on Machine-Vision and Image Processing, Mashhad, Iran, Feb ۲۰۰۶.
 


Google Scholar Citations 

http://scholar.google.com/citations?user=AbrYHUIAAAAJ&hl=en
 


Editorial and Scientific Committee

  • Scientific Committe at "۲nd National Conference on Novel Researchs in Electrical and Computer Engineering", Oct ۲۰۱۷, Theran, Iran.

Journals and Conferences Referee

۱- IEEE Transactions on Microwave Theory and Techniques
۲- IEEE Transaction on VLSI
۳- IET Circuits, Devices and Circuits

۴- Journal of Circuits, Systems and Computers (JCSC)

۵- International Journal of Electronics
۶- Electronic Letters
۷- IETE Taylor and Francis
۸- IEEE NEWCAS ۲۰۱۶ Conference, CAS Society

 


Teaching Experiences

- Undergraduate:

  • Electrinics III
  • Pulse Techniques
  • Digital Design with Verilog & FPGA
  • Numerical Calculation
  • Advanced Engineering Mathematics
  • Computer Architecture Design with FPGA
  • Analog CMOS Integrated Circuits
  • Fundamentals of Digital Electronics
  • Fundamentals of Microelectronics

- Graduate (for M.S. Cources):

  • Advanced Digital Design with FPGA
  • Mechatronics ۱
  • Mechatronics ۲
  • Advanced Engineering Mathematics
  • Digital Design with BJTs











 


مشخصات فردی

سارنگ کاظمی نیا
مرتبه علمی: دانشیار

هیئت علمی تمام وقت گروه مهندسی الکترونیک و مخابرات
مدیرعامل شرکت دانش بنیان ساپصا (SAPSU)، مستقر در پارک علم و فناوری آذربایجان غربی
مؤسس و عضو هیئت مدیره شرکت دانش بنیان نوین افزار سبز هورامان (NASH) مستقر در پارک علم و فناوری آذربایجان غربی
 

EMail: s.kazeminiauut.ac.ir  
sarang.kazeminiagmail.com
 


سوابق تحصیلی

-- فارغ التحصیل کارشناسی مهندسی برق-الکترونیک از دانشگاه صنعتی اصفهان در سال ۱۳۸۳ با معدل ۱۶/۰۴ (شانزده و چهار صدم)
-- فارغ التحصیل کارشناسی ارشد الکترونیک-طراحی آی سی از دانشگاه ارومیه در سال ۱۳۸۶ با معدل ۱۷/۷۱ (هفده و هفتاد و یک صدم)
-- فارغ التحصیل دکترای تخصصی الکترونیک-طراحی آی سی از دانشگاه ارومیه در سال ۱۳۹۳ با معدل ۱۹/۱۸ (نوزده و هجده صدم)
-- عنوان پایان نامه دکترای تخصصی:  "طراحی، Layout و ساخت تراشه مبدل آنالوگ به دیجیتال با دقت ۱۴ بیت و سرعت ۵۰۰ میلیون نمونه در ثانیه در پروسه ۰.۱۸ میکرون تکنولوژی CMOS". استاد راهنمای اول: پروفسور خیرالله حدیدی  -  استاد راهنمای دوم: پروفسور عبدالله خویی

عناوین برتر در دوران تحصیلی

- دریافت لوح نخبگی از بنیاد ملی نخبگان به عنوان "دانش آموخته برتر دوره های ارشد و دکترا"
- عضو جمعیت استعدادهای درخشان در دوره کارشناسی در دانشگاه صنعتی اصفهان
- دانش آموخته برتر دوره کارشناسی ارشد با کسب رتبه اول در بین دانش آموختگان ورودی ۸۳
- دانش آموخته برتر دوره دکتری تخصصی با کسب رتبه اول در بین دانش آموختگان ورودی ۸۶
- کسب عنوان "چهره برتر علمی و دانشگاهی" استان آذربایجان غربی در جشنواره حضرت علی اکبر(ع) در سال ۱۳۸۷
- کسب عنوان "طرح پژوهشی برتر ملی" در جشنوارۀ ملی-پژوهشی سال ۱۳۹۱ با مشارکت مؤثر در طرح مبدل دیجیتال به آنالوگ ۱۴ بیتی با سرعت ۱ میلیارد نمونه بر ثانیه در پروسۀ ۰.۳۵µm
- کسب عنوان برگزیده در بخش "دستاوردهای نخبگان" در سومین همایش ملی نخبگان
 


اختراعات ثبت شده در اداره ثبت اختراعات مرکز مالکیت معنوی قوه قضائیه و مرکز مالکیت صنعتی

آشکارساز مکانیکی-الکترونیکی برای افزایش کارآیی دنبال کننده های دومحوره خورشیدی به شماره ثبت ۹۷۱۳۵
- پردازشگر مرکزی ربات استتارگر با قابلیت تشخیص بیش از ۱۰۲۴ رنگ و بازسازی رنگها روی صفحه نمایش به شماره ثبت ۹۲۷۸۰
- دستگاه طیف بین مرئی و مادون قرمز فوق سبک پرتابل با استفاده از دوربین دیجیتال به شماره ثبت ۹۲۱۴۷


 


سوابق تدریس

- تدریس دروس مقطع کارشناسی مهندسی برق در دانشگاه ارومیه (طراحی دیجیتال با FPGA، محاسبات عددی)
- تدریس دروس مقطع کارشناسی مهندسی برق در دانشگاه صنعتی ارومیه (الکترونیک۳، مدارهای تکنیک پالس، طراحی دیجیتال با FPGA، مبانی الکترونیک دیجیتال، محاسبات عددی، مدارهای CMOS)
- تدریس دروس کارشناسی ارشد مهندسی برق در دانشگاه صنعتی ارومیه (طراحی دیجیتال با استفاده از زبان وریلاگ و FPGA، ریاضیات مهندسی پیشرفته، مکاترونیک ۱ و مکاترونیک۲)
- تدریس دروس آزمایشگاهی در دانشگاههای ارومیه و صنعتی ارومیه (آزمایشگاه الکترونیک۲، آزمایشگاه الکترونیک۳)



هدایت پایان نامه کارشناسی ارشد
طراحی کنترل کننده مد لغزشی تطبیقی برای ردیابی حداکثر توان در سلولهای فتوولتائیک با ورودی کوانتیزه، حجت امین نژاد، دانشجوی ارشد مهندسی برق کنترل. تاریخ دفاع: ۱۴ مرداد ۹۸.

هدایت پایان نامه کارشناسی
-  "پیاده سازی پردازندۀ MIPS با استفاده از زبان وریلوگ بر روی FPGA " در دانشگاه ارومیه - بهار ۹۰.
-  "پیاده سازی سنسور تشخیص و تطبیق رنگ با استفاده از FPGA های Xilinx " در دانشگاه ارومیه - بهار ۹۳.

- "طراحی و پیاده سازی بخش الکتریکی ماشین های اتوماتیک فروش کالا با استفاده از FPGA" - مرتضی پسرک لو - دانشگاه صنعتی ارومیه - نیمسال دوم ۹۵

- "تحلیل پاسخ سنسور TCS۳۲۰۰ به رنگهای مختلف و بازسازی رنگها توسط FPGA" - کیوان قربانی - دانشگاه صنعتی ارومیه - نیمسال دوم ۹۵


سوابق اجرایی:

- رئیس گروه استعدادهای درخشان دانشگاه صنعتی ارومیه از سال ۱۳۹۶ تا ۱۳۹۸
- سرپرست انتشارات دانشگاه صنعتی ارومیه از سال ۱۳۹۶ تاکنون
- مدیر حوزه ریاست، روابط عمومی و امور بین الملل دانشگاه صنعتی ارومیه از دیماه ۱۳۹۷ تا بهمن ۱۴۰۰ 
- عضو کمیته ناظر بر نشریات دانشگاه صنعتی ارومیه از سال ۱۳۹۵ تا کنون
- عضو هیئت ممیزه دانشگاه ارومیه از سال ۱۴۰۱ به مدت دو سال
- دبیر کمیته متتخب دانشگاه صنعتی ارومیه از سال ۱۴۰۱

- استاد راهنمای دانشجویان مهندسی برق ورودی ۹۴
- استاد راهنمای انجمن علمی نجوم دانشگاه صنعتی ارومیه
- استاد راهنمای انجمن علمی مکاترونیک دانشگاه صنعتی ارومیه

- راه انداز آزمایشگاه الکترونیک ۳ در دانشگاه صنعتی ارومیه


سوابق کاری

- گذراندن دوره کارآموزی در آزمایشگاه  FPGA دانشکده برق و کامپیوتر دانشگاه صنعتی اصفهان
- اتمام پروژه صنعتی ایران خودرو درشرکت ایکاد اصفهان تحت عنوان "طراحی یک پروسه تمام اتوماتیک برای یافتن دنده جور در میله موجگیر خودروی پژو ۲۰۶" در قالب پروژه کارشناسی
- همکاری با شرکت نیمه هادی ارومیه (مهندس طراحی IC های آنالوگ و دیجیتال) از دیماه ۱۳۸۴ تا کنون   
- همکاری با صا ایران در قالب طرح تحقیقاتی جایگزین خدمت نخبگان، با اجرای پروژه ارسال دیتا در استاندارد SDH

نشانی مطلب در وبگاه دانشکده مهندسی برق:
http://uut.ac.ir/find.php?item=8.1112.1589.fa
برگشت به اصل مطلب